TestConX Korea 2023


Incheon, South Korea - November 7, 2023

Central Park Hotel Songdo
193, Techno Park-ro, Yeonsu-gu
Incheon, Korea, 406-840
Tel. +82-32-310-5010~1


TestConX has, over the course of its twenty four-year history, established itself as the preeminent event for test consumables, test cell integration, and test operations. The program scope has expanded over these years from packaged semiconductor “final” test and burn-in to encompass all practical aspects of electronics testing including validation, advanced packaging testing, system level test, module test, and beyond to finished product test. 

This year is our inaugural annual TestConX Korea event!

Don’t miss this opportunity to be part of TestConX as we connect a larger community of test professionals and to participate in this excellent event!



“Opening Remarks”
Ira Feldman
Feldman Engineering


Session 1
Market Reports

“AI Revolutionizing Semiconductor Testing”
“인공지능(AI)에 의한 반도체 테스트의 혁명”
Panchami Phadke
Abstract - Biography (English)

The rapid advancement of Artificial Intelligence (AI) has emerged as a pivotal driving force in the semiconductor industry, fundamentally transforming the landscape of semiconductor testing. This study delves into the symbiotic relationship between AI and semiconductor testing, with a comprehensive analysis of various segments of semiconductors. Moreover, this research extends its purview to the global probe card market, accentuating region-specific insights for two key players: Korea and China.

In semiconductor testing, AI has evolved from an auxiliary tool to a central catalyst, significantly enhancing testing efficiency, accuracy, and speed. The memory segment, encompassing DRAM and flash memory, has reaped the rewards of AI-driven testing with remarkable defect detection and error prediction. Similarly, non-memory components like logic and analog devices have witnessed the infusion of AI algorithms for adaptive testing and anomaly detection, reducing production bottlenecks.

Another essential aspect of this project is the introduction of a new probe card taxonomy and re-segmentation of the Probe card market. This innovative classification promises to redefine industry standards, fostering a more coherent understanding of probe card functionalities and applications. While the global probe card market thrives, specific focus is directed towards Korea and China. These semiconductor powerhouses exhibit unique market dynamics, propelled by local demand, innovation, and strategic collaborations.

In summation, this study underscores the indispensable role of AI in propelling semiconductor testing towards unprecedented heights and global Probe card market update.

Panchami Phadke is a Market Research Analyst at TechInsights. Her primary focus is Test Connectivity Systems reports such as Probe Card, Sockets and Device Interface Boards. Part of her work focuses on the market analysis of semiconductor tests both in Memory and Non-memory markets.

She graduated from California State University, Channel Islands with a Master of Science majoring in Mathematics. She also has an MBA in Finance from Ramaiah Institute of Technology, Bengaluru. She has published a Master Thesis about using Markov Chain and Python to analyze and predict the Stock Market trend. Panchami has also published many academic papers in Indian Research Journal, SAGE Student Research Conference, etc. and presented at TestConX China 2022, TestConX 2023 at Mesa, Arizona and SW Test 2023 at Carlsbad, CA.

초록 - 전기 (Korean)

인공지능(AI)의 급속한 발전은 반도체 산업의 핵심 구동력으로 부상하여 반도체 테스트의 환경을 근본적으로 변화시켰다. 이 연구는 AI와 반도체 테스트 간의 상생 관계를 다루면서 다양한 반도체 세그먼트에 대한 종합적인 분석을 제공한다. 또한 이 연구는 글로벌 프로브 카드 시장을 살펴보고 한국과 중국이라는 두 주요 플레이어에 대한 특화된 지역별 인사이트를 강조한다.

[반도체 테스트에서 AI는 보조 도구에서 핵심 촉진제로 진화하며 테스트 효율성, 정확성 및 속도를 크게 향상시켰다. DRAM 및 플래시 메모리를 포함하는 메모리 세그먼트에서는 뛰어난 결함 탐지 및 오류 예측을 통해 AI 기반 테스트의 이점을 얻었다. 마찬가지로 로직 및 아날로그 장치와 같은 비메모리 구성 요소는 적응 테스트 및 이상 탐지를 위한 AI 알고리즘의 도입으로 인해 생산 병목 현상을 줄였다.

이 프로젝트의 또 다른 필수적인 측면은 새로운 프로브 카드 분류체제의 도입과 프로브 카드 시장의 재세분화(re-segmentation)이다. 이 혁신적인 분류는 프로브 카드 기능 및 응용 분야에 대한 보다 일관된 이해를 촉진하여 산업 표준을 재정의할 것으로 기대된다. 글로벌 프로브 카드 시장이 발전하며 특히 한국과 중국에 초점이 맞춰지고 있다. 이 반도체 강국들은 지역 수요, 혁신 및 전략적 협업으로 인한 독특한 시장 역학들(dynamics)을 보여준다.

요약하면, 본 연구는 반도체 테스트를 전례 없는 수준으로 향상함과 글로벌 프로브 카드 시장의 새롭게 변화함에 있어서 AI의 필수적인 역할을 강조한다.

Panchami Phadke는 TechInsights의 시장 조사 분석가이다. 그녀의 주요 전문 분야는 프로브 카드, 소켓 및 장치 인터페이스 보드와 같은 테스트 연결 시스템(Test Connectivity System)이다. 그녀의 업무의 일부는 메모리 및 비메모리 시장 모두에서 반도체 테스트의 시장 분석에 초점을 맞추고 있다.

그녀는 캘리포니아 주립 대학교 채널아일랜드(California State University Channel Islands)에서 수학 전공으로 석사 학위를 받았다. 그녀는 또한 벵갈루루 라마이아 기술 연구소(Ramaiah Institute of Technology)에서 금융전문석사 학위(MBA)를 취득했다. 그녀는 Markov Chain과 Python을 사용하여 주식 시장 트랜드를 분석하고 예측하는 것에 대한 석사 논문을 발표했다. Panchami는 또한 Indian Research Journal, SAGE Student Research Conference 등에 많은 학술 논문을 발표했으며 TestConX China 2022, TestConX 2023 at Mesa, Arizona 및 SW Test 2023 at Carlsbad, CA에서 발표했다.

“Market Dynamics and Technology Trends Affecting Burn-in and Test Sockets”
“ 번인(Burn-in)과 테스트 소켓에 미치는 시장 동태와 기술 트렌드”
John West
Lin Fu
Abstract - Biography (English)

This presentation covers a lot of ground and provides a quick update of the important changes happening in the world of burn-in and test sockets.

Topics explored on the market side include acquisitions, market drivers, and the regional shifts that are reshaping the industry. From the technology perspective, the presentation explains how advanced packaging, demanding thermal test conditions, and the introduction of data analytics are adding cost and complexity to semiconductor test.

John West is a Senior Director of the Semiconductor Subsystems and Test Division at Yole Group. He has over 20 years of industry experience and a successful track record in various strategy and consulting projects. John has a Bachelor's degree in Medical Physics from King's College London and an MBA from Cranfield School of Management.

초록 - 전기 (Korean)

본 프레젠테이션은 번인 및 테스트 소켓 분야에서 일어나고 있는 중요한 변화에 대한 많은 부분을 다루며 최신 정보를 알려주고 있다.
시장 측면에서의 탐구 주제들은 인수, 시장 동인 및 업계를 재편하고 있는 지역적 변화를 포함하고 있다.
기술 관점에서는 첨단 패키징, 까다로운 열 테스트 조건 및 데이터 분석 도입이 어떻게 반도체 테스트에 비용과 복잡성을 추가하는지 설명한다.

John West는 Yole Group의 Semiconductor Subsystems and Test Division의 Senior Director이다.
그는 20년 이상의 업계 경험과 다양한 전략 및 컨설팅 프로젝트에서 성공적인 실적을 보유하고 있다.
John은 King's College London에서 의료 물리학 학사 학위를 취득했으며 Cranfield School of Management에서 MBA를 취득했다.


Break & Networking

Enjoy time to meet with the presenters and network while refreshments are served.


Distinguished Speaker

“Necessity to Change the Structure of the Tester to Cope with the Increase in Test Cost & Space in the Future”
“중장기 Test Cost & Space 증가 대응을 위한 Tester의 구조 변경 필요성”
Keumhyun "KH" Yu
Samsung Electronics
Abstract (English)

In order to respond to the increasing demand for memory and meet product requirements, the level of technical difficulty required for testers is increasing. As test-related investments and costs are expected to continue to increase, a transition to a new tester structure is necessary to reduce test costs and space. To achieve this, it is necessary to collaborate with ecosystem to find solutions for expected problems in thermal, connector, socket, and board.

초록 (Korean)

메모리의 수요 증가에 대응하고 제품의 요구 사양을 만족시키기 위해 Tester에 요구되는 기술 난이도가 높아지고 있습니다. 이에 Test 관련 투자와 비용이 지속 증가될 것으로 예상되는 바, Test Cost와 Space의 절감을 위해 신규 Tester 구조로 전환이 필요합니다. 이를 위해서는 Thermal, Connector, Socket 및 Board에서 예상되는 문제점의 해결 방안을 함께 모색할 필요가 있습니다.

KH Yu headshot
유금현은 2002년 삼성전자 반도체 부문 공채로 입사하여 Memory Module Product Engineer로 12년간 근무하면서 Test Program 개발 및 불량 분석 업무를 수행 하였고, 이후 3년간 중국 법인의 Test Engineer로 파견 근무를 하였다. 한국 복귀 후에는 Memory Module & SSD 제품의 Tester 및 Infra 개발 업무와 Test 혁신 부서에서 기술의 기획 업무를 6년간 수행하였고, 올해부터 Tester 및 Infra 개발 그룹의 업무를 수행 중이다.
Keumhyun Yu joined Samsung Electronics' semiconductor division in 2002, and worked as a Memory Module Product Engineer for 12 years to develop test programs and analyze product failures. For the next 3 years, he worked as a test engineer for a Chinese subsidiary company. After returning to Korea, Memory Module & SSD Product's tester & infrastructure development and strategic planning for testing memory products were carried out for 6 years. Currently, he is a head of the Test Development Group in Test Engineering Team.


Session 2
New Technology

“Standardization of Electrical Specifcations for Test Socket Contactors”
“Test Socket용 Contactor의 전기적 사양 표준화: 필요성과 표준화 방안 제시”
Elec Seo
Abstract - Biography (English)

In this presentation, we discuss various types of contactors used in semiconductor and electronic component test sockets. These contactors come in different shapes and are manufactured through various processes, including the widely used Spring pogo pins, Elastomer, Rigid types, among others. Test engineers in semiconductor and electronic component manufacturing companies select contactor types based on the characteristics of the Device Under Test (DUT), with particular attention to their electrical properties.

The presentation provides examples and explanations of electrical specifications for different contactors. Additionally, we explore the issue of contactor suppliers presenting varying electrical specifications, even when using the same contactor and housing. Through this analysis, we aim to assist test engineers in making more objective decisions when choosing contactors.

Furthermore, we offer examples of how to determine contactor electrical specifications using Spring pogo pins, including empirical measurements and Finite Element Method (FEM) Simulation Tools. This underscores the importance of standardization in measurement and simulation methods, helping test engineers in semiconductor and electronic component manufacturing companies make more precise contactor selections.

Ultimately, this presentation seeks to provide valuable insights and guidance for both test engineers and contactor manufacturers, streamlining the process of determining electrical specifications for contactors.

  • TONGMYONG UNIVERSITY, Mechatronics Master(2007)
  • PUKYONG NATIONAL UNIVERSITY, Electrical PH.D, Candidate(2009)
  • HITACHI DECO, Tester & Handler R&D Engineer(3Y)
  • LEENO Inc, Electrical Engineer (12Y)
  • Qualmax Testech Inc, Test socket R&D Engineer (10Y)
  • Current, ISC Co.,Ltd & Prowell, Test socket R&D Engineer (4Y)

초록 - 전기 (Korean)

본 Presentation에서는 반도체 및 전자부품용 Test socket에 사용되는 다양한 Contactor의 종류에 대해서 다루고 있습니다. 가장 많이 사용되고 있는 Spring pogo pin을 비롯하여 Elastomer, Rigid type 등의 형상과 제조공정에 따른 다양한 종류의 contactor가 사용되고 있으며, 반도체 및 전자부품의 제조업체의 Test엔지니어들은 DUT의 특성에 따라서 Contactor의 Type를 선정하고 있습니다. 특히, 전기적 특성에 따라서는 더욱 신중한 선택이 이루어집니다.

본 Presentation에서는 다양한 Contactor의 electrical specification과 관련하여 예시를 제시하고,각 Specification을 설명합니다. 또한, 동일한 Contactor와 Housing을 사용하더라도 Contactor 공급사들이 다른 Electrical specification을 제시하는 문제에 대해 고찰합니다. 이러한 고찰을 통해 Test 엔지니어가 보다 객관적인 판단으로 Contactor를 선택할 수 있도록 도움을 주고자 합니다.

더불어, Spring pogo pin의 실측과 FEM Simulation Tool을 활용하여 Contactor의 Electrical specification을 결정하는 방법의 예시를 설명합니다. 이를 통해 측정 표준 또는 시뮬레이션 방법의 표준화의 필요성을 이해하고, 반도체 및 전자부품 제조업체의 Test 엔지니어가 보다 정확하게 Contactor를 선택할 수 있도록 돕고자 합니다. 또한 Contactor 제조업체들도 Electrical specification을 결정할 때 고민을 덜어주는 프레젠테이션을 목표로 하고 있습니다.

  • 동명대학교 메카트로닉스공학 석사(2007),
  • 부경대학교 전기공학 박사과정 수료(2009)
  • HITACHI DECO, Tester & handler 개발 엔지니어(3년)
  • LEENO INC, 전자 엔지니어(12년)
  • Qualmax, 개발 엔지니어(10년)
  • 현재, ISC & Prowell, Test socket 연구개발 엔지니어(4년)

“Metal Insulator Transition Materials for Socket Applications”
“고성능 소켓용 금속절연천이소재”
Hansang Kwon
Next Generation Materials Co., Ltc
Abstract - Biography (English)

The semiconductor test socket is one of the mandatory final processes for achieving a high-quality chip. There are two types of test sockets widely used: pogo pin and silicon rubber sockets. Silicon rubber socket and pogo pin types depend on the desired application target. Pogo pin type is a traditional semiconductor test method that is over 40 years used in this field. This method can flow stable electric current and a relatively good lifecycle. The silicon rubber type is developed with a micro-ball located into the silicon rubber, showing relatively good results in the short high-frequency application field.

Most test socket materials use polymeric and ceramic-based materials. The socket materials have not been very critical even though semiconductor technology is developed faster than the test socket field till now. Thanks to nanotechnology could achieve a highly integrated narrow nanosized circuit design, but it also consumed high power with high thermal concentration. Those issues could cause some side effects of the chips, such as malfunctioning when used. Due to the above reasons, the test socket field could require better-performed socket materials such as a high-power adaptive with good thermal durability.

In this study, we have successfully fabricated the metal insulator transition materials with high thermal and power adaptive semiconductor test socket materials by powder metallurgy process.

Hansang Kwon graduated with BS. and Ms. from the Department of Materials Processing, Pukyong National University in Busan Republic of Korea 2005. He got a Ph.D. from the Department of Materials Processing at Tohoku University in Sendai, Japan 2008.

He worked for The Institute for Solid State Chemistry Bordeaux-National Center for Scientific Research (ICMCB-CNRS, French national lab.) in France as a postdoc in nanocomposites from 2009-2010.

초록 - 전기 (Korean)

반도체 테스트 소켓은 고품질 칩을 얻기 위한 최종 공정에 사용되는 필수 소재부품이다. 일반적으로 널리 사용되고 있는 테스트용 소켓 방식은 포고 핀과 실리콘 고무를 활용하는 형태이며 적용 대상에 따라 각각의 방식의 소켓을 선택적으로 사용할 수 있다. 포고핀 방식은 반도체 테스트 소켓 분야에서 약 40년 이상 사용되어 온 전통적인 테스트 방식이다. 이 방법은 안정적인 전류를 흘릴 수 있고 상대적으로 소켓 수명이 긴 장점이 있다. 실리콘 고무 타입 소켓은 실리콘 고무 내부에 마이크로 볼을 위치시킨 형태로 개발되었으며, 단거리 고주파 적용 분야에서 비교적 좋은 결과를 보여주고 있고 테스트중 발생될 수 있는 칩의 손상을 최소화할 수 있는 장점이 있다.

최근 들어 나노기술의 발전으로 종래의 회로 설계 보다 더욱 더 고집적의 칩 제작이 기능해지면서 테스트 소켓 역시 상대적으로 높은 열 집중도와 전력 소비에 대한 대응이 필요한 실정이다. 즉, 테스트 소켓 역시 우수한 열적 내구성과 고전류등에 대응 가능한 소켓의 적용이 필요할 것이다.

본 연구에서는 분말 야금 공정을 통하여 고방열 금속 절연 소재를 제조하고 이를 기반으로 한 차세대 고성능 반도체 테스트용 소켓을 제작하였다. 특히 제조된 금속절연천이소재는 표면저항 제어가 가능하여 다양한 소재 부품으로 응용이 가능할 것으로 기대된다.

■ 주요 경력

▷ ㈜엔지엠 (Next Generation Materials Co., Ltd.) 대표이사
▷ 부경대학교 신소재시스템공학과 교수
▷ 스위스연방재료과학기술연구소 과학자
▷ 한국생산기술연구원 선임연구원
▷ 프랑스국립과학원 포스터 닥터
▷ 일본 Tohoku University 박사

■ 주요 대외 활동

▷(현)경사기능재료 국제자문위원 (IACFGM)
▷(현)일본산업총합기술연구소(AIST) 비상임연구원
▷(현)대한금속재료학회 복합재료분과위원
▷(현)한국복합재료학회 사업이사
▷(현)한국탄소학회 종신회원


Lunch and EXPO

Enjoy the delicious hot buffet lunch and networking time. Then take the time to explore the TestConX EXPO. There will be many great exhibits to connect electronic test professionals to solutions. You will be certain to see something new or meet someone new. As attendees to TestConX know, there is always excellent food, drinks, and time for attendees to network with exhibitors! TestConX EXPO will open at 12:15 and will remain open throughout the afternoon until 18:00



“The Semiconductor Packaging Market from a Historical Perspective”
장지훈 JiHoon Jang
Gadgetseoul Media
JiHoon Jang

고도의 분업체계. 반도체 시장의 운영 메커니즘이 만들어져 온 과정을 주목하고, 패키징 시장의 관전 포인트들을 짚어본다.

시장 최유력 기업들의 동향을 중심으로 어드밴드스 패키징 시장 현황을 정리하고, 이종교합으로 향해가는 반도체 플랫폼의 진화 양상과 장기적인 시사점을 고찰해보는 시간.

We will concentrate upon the process of creating the operating mechanism of the semiconductor market and touch upon major aspects in the packaging market. We will summarize the current status of the advanced packaging market, with a focus on the trends of the leading companies in the market. This is a time to contemplate the evolving trends of semiconductor platforms heading towards Heterogeneous-integration and their long-term implications.


Session 3

“Kepler Socket - Vertical Scrubbing Test Solution”
“케플러 소켓 - 수직 스크러빙 테스트 솔루션.”
Dexian "Frank" Liu
Smiths Interconnect
Qiaoyun "Gloria" Bao
Smiths Interconnect
“Obstacles and Challenges on Economic SiC Power Burn-In Process”
“SiC 번인에 관련된 문제점들과 도전과제 ”
Gabriel Tak
Gary Park
Rio Shin
Hans Bae
Abstract - Biography (English)

Since the development of electronic devices, the world has been undergoing rapid and efficient evolution. Among various fields, a crucial aspect currently facing us is "power semiconductors." SEMICS, as a global semiconductor manufacturing equipment company in Korea, we want to discuss the existing problems and explore potential alternatives within this realm.

Currently, many global power semiconductor chip manufacturers are striving to achieve the demanded level of quality while establishing efficient mass production systems. Our company, SEMICS has put considerable effort into contemplating the value we can provide to our customers and has been working on developing solutions that can meet all requirements. One of the outcomes we are proud of is an efficient and versatile solution for the Wafer Level Burn-In (WLBI) process, which is at least one of the challenges faced by engineers today.

This technology focuses on addressing the issues in the current WLBI process of SiC / GaN wafers and solving associated research tasks through SEMICS' unique approach. We believe you will understand how we can efficiently and accurately measure the status of die and generate valuable data to feedback front SiC wafer process for definitive improvement.

Gabriel Tak, Vice President of Product Marketing, is responsible for all technical marketing and sales activities across all product families at Semics.

Gabriel started his major and career in Electronic Engineering. He holds a bachelor’s degree in electronic engineering from Kyungnam University and international management from HanYang Cyber University. Now he is studying in Marketing & Business management track in Hanyang MBA course.

Gabriel has 17 years of experience in the semiconductor industry holding progressive leadership roles in product marketing. He has joined in Semics in 2007 with starting his career as a system manufacturing & customer support engineer for the first 5 years, and he has an experience at field application engineer for next 5 years. Hobbies include golf, soccer, and scuba diving.

초록 - 전기 (Korean)

전자 장치의 발전 이래로 세계는 빠르고 효율적인 진화를 거듭하고 있습니다. 여러 분야 중 현재 우리 앞에 세워진 중요한 문제 중 하나는 "파워 반도체"입니다. 한국에 위치한 세계적인 반도체 제조 장비 회사인 SEMICS는 이 분야에서 기존의 문제점들을 논의하고 잠재적인 대안들을 탐색하고자 합니다.

현재 많은 글로벌 파워 반도체 칩 제조사들은 요구되는 품질 수준을 달성하면서 효율적인 대량 생산 시스템을 구축하기 위해 노력하고 있습니다. 우리 회사 SEMICS는 고객에게 제공할 수 있는 가치에 대해 심도 있게 고민하고, 모든 요구사항을 충족시킬 수 있는 해결책을 개발하기 위해 노력하고 있습니다. 그 결과로 우리는 오늘날 엔지니어들이 직면하는 여러 도전 중 하나인 Wafer Level Burn-In (WLBI) 과정에 대한 효율적이고 다양한 해결책을 개발할 수 있었습니다.

이 기술은 SEMICS의 독특한 방법을 통해 SiC / GaN 웨이퍼의 현재 WLBI 과정에서의 문제점을 해결하고 관련 연구 과제를 해결하는 데 중점을 둡니다. 우리는 다이의 상태를 효율적이고 정확하게 측정하고 SiC 웨이퍼 제조 공정의 근본적인 개선을 위해 가치 있는 데이터를 생성하여 피드백 하는 과정을 수립 함으로써 보다 근본적인 개선에 다가갈 수 있는 방법을 제공 할 수 있다고 믿습니다.

탁현주 본부장은 현재 이사로 겸임을 하며, ㈜쎄믹스의 모든 제품과 기술 마케팅 및 영업 활동을 담당.

  • 경남 정보 대학교 전자공학과 (2007)
  • 한양사이버대학교 국제경영학과 학사 (2012)
  • 한양MBA과정 마케팅 & 비즈니스 경영학 전공 (현재)
  • 반도체 제품 마케터 (17년)
  • 시스템 제조 및 CS 엔지니어 (5년)


Break & Networking

Enjoy time to meet with the presenters and network while refreshments are served.


Session 4
New Frontiers

“New Path to Narrow Pitch (0.1mm) Burn-in Socket Solution”
“신개념 협피치(0.1mm) 번인 소켓 솔루션”
YK Lee
Abstract - Biography (English)

Burn-in socket is made by assembling contact pins and housing either manually or automatically. The assembled burn-in socket is then mounted on a PCB by soldering or compression mount. However, current burn-in socket technology hits the wall at about 0.27mm pitch.

New burn-in socket technology is presented for small pitches, up to 0.10mm.

Path to smaller pitch:

Reducing the pitch beyond the present limit requires paradigm shift in the burn-in socket manufacturing process. Traditional burn-in sockets are assembled first with contacts and housing, before mounted to the PCB. For the new burn-in socket, contacts are first soldered to the PCB. Socket housing is then added.

Solder paste is applied to the contact surface before affixing the contact pin to the PCB. Laser bonding will then solder the contacts to the PCB.

Very small pitch can be achieved with this process. The process can be automated, reducing the socket defects and cost.

Benefits of the new burn-in socket solution:

Reduced defect & reduced waste. Traditional burn-in socket would have to be discarded if there is solder bridge (short circuit) or cold solder joint with the PCB during socket assembly. Attaching the contacts to the PCB before adding socket housing allows for pre-inspection and repair of solder bridge and cold solder. Final defect rate can approach zero with the new process.

Saving material. Separator plates are used in traditional burn-in socket, to reduce electrical shorts and ease manufacturability. The new burn-in socket can eliminate the separator plate, to reduce cost. Fast socket deployment. The new burn-in socket system allows new socket development without any high-cost die cast molding. Fast new socket development, without high fixed cost, is possible. A new socket can potentially be made in one day.

YK Lee current is in Okins Electronics BITS Department and is the Head of Laboratory leading Okins Electronics socket development since 2005. His experinece includes Semiconductor Burn-In Socket Development; Semiconductor SSD & Memory Module Socket Development; and High Speed connector Development.

He is a graduate of Mechanical Engineering at INHA University (2004).

초록 - 전기 (Korean)

번인 소켓은 Contact과 Housing을 수동 또는 자동으로 조립하여 제조되며, 조립된 번인 소켓은 납땜 또는 면 접촉 방식에 의해 PCB에 장착되지만, 현재 번인 소켓은 약 0.27mm pitch로 제작 한계에 부딪혀 있습니다
최대 0.10mm의 작은 피치를 위한 새로운 번인 소켓 기술을 제시합니다

미세 pitch제작 솔루션
현재의 한계를 넘어서는 피치를 줄이기 위해서는 번인 소켓 제조 프로세스의 패러다임 변화가 필요합니다. 전통적인 번인 소켓은 PCB에 장착되기 전에 먼저 Contact과 Housing으로 조립됩니다. 새로운 번인 소켓의 경우 Contact은 PCB에 먼저 납땜된 후에 소켓 하우징이 추가 조립됩니다
Contact을 PCB에 부착하기 전에 접촉 표면에 솔더 페이스트를 도포합니다. 그리고 나서 레이저 본딩이 접촉 핀을 PCB에 납땜하게 됩니다
이 공정으로 미세 피치의 번인 소켓를 제작할 수 있습니다. 공정을 자동화하여 소켓 불량 및 비용까지도 줄일 수 있습니다.

새로운 번인 소켓 솔루션의 장점:
불량 감소 및 폐기물 감소. 기존 번인 소켓은 소켓 조립 시 PCB와 솔더 브릿지(단락) 또는 냉납이 있는 경우 폐기해야 합니다. 신개념 제작 방식을 따르면 소켓 하우징을 추가하기 전에 PCB에 컨택트를 부착하면 솔더 브릿지 및 냉납의 사전 검사 및 수리가 가능합니다. 최종 불량률은 새로운 공정으로 ‘0’에 가까워질 수 있습니다.
소재 절약. 종래의 번인 소켓에는 contact간 숏트를 제거하고 제조성을 높이기 위해 분리판(separator)을 사용합니다. 새로운 번인 소켓은 분리판(separator)을 제거할 수 있어 비용을 절감할 수 있습니다.
빠른 소켓 전개. 새로운 번인 소켓 시스템은 고비용의 사출 성형 없이 새로운 소켓 개발을 가능하게 합니다. 높은 고정 비용 없이 빠른 새로운 소켓 개발이 가능합니다. 하루 안에 새로운 소켓을 만들 수 있다고 자십합니다

BITS사업부 연구소장
* 약력
(현) 오킨스전자 BITS사업부 연구소장
오킨스전자 소켓 개발 담당 (2005 ~ )

인하대학교 기계공학과 졸업 (2004)

* 업무 분야

  • 반도체 Burn-In Socket 개발
  • 반도체 SSD, Memory Module 소켓 개발
  • High Speed connector 개발

“Introduction of MEMS technology with the ceramic mold for Next-Generation test probes”
“Ceramic mold 적용 MEMS process 기반의 차세대 반도체 전후공정 검사용 MEMS 핵심 부품 개발”
Seung Ho Park
Point Engineering
Abstract - Biography (English)

As the increasing a requirement of artificial intelligence (AI) and a huge of data, the process chips, such as processor, memory, and integrated circuits (ICs), became a higher level of integration. And it has faced demand on enhanced specifications – a higher process speed, a more compact size, etc.

The probe needles for the wafer test and the socket for package test are challenge points to meet functions – more delicate design and faster data gathering speed between the package and the system board in the narrow pad pitches.

The differentiated ceramic mold which is capable of precise anisotropic etching can used as a mold for fabricating probe needles. By applying this new material to MEMS technology, precise shapes (e.g spring shapes) even with very narrow gaps can be manufactured vertically straight with desired thickness(~130um).

We would like to introduce new MEMS technology for fabricating precise metal parts such as fine-pitch wafer test probe needles and differentiated spring pins for package test which can respond to the demand for next generation semiconductor inspection.

Seung-ho Park is a Material Engineer from point engineering, and he has been in Point engineering for 21 years as a head of R&D department of Point Engineering. He is pioneer for development of the PEC ceramic mold applicated MEMS process and invention of new products which can apply this new technology. SH Park received Ph.D., Master, BS degrees from the department of Materials & Metallurgical Engineering at Inha university in Korea.

초록 - 전기 (Korean)

점차 인공지능(AI)이 일상화되고 데이터의 규모가 증가되며 5G 통신을 통한 스마트폰, 사물인터넷, 전기차 등의 컴퓨팅이 일상에 적용되는 범위가 넓어지고 있다. 이에 따른 반도체의 수요와 빠른 처리속도 성능 요구가 점차 높아지고 있다. 반도체 기술 중 설계와 제조기술이 중요하지만 이를 정밀하게 확인하고 검사하는 기술이 보완되지 않으면 반도체 완성품 제작이 어렵다. 차세대 반도체를 확보하기 위해서는 점차 배선의 밀집도와 크기가 작아지는 반도체 검사기술도 이에 부합하는 기술개발이 필요한 상황이다.
반도체 검사에서 반도체 패드와 직접 전기적으로 연결하는 프로브 핀(probe pin), 그리고 반도체 패키지를 검사하기 위한 소켓(socket)은 점차 협피치로 작아지면서 정밀해지고 고온 및 고주파 환경에 신뢰성 특성이 요구되고 있다.
이러한 차세대 반도체 제조를 위한 검사의 핵심부품인 프로브 핀과 소켓 제작은 기존 PR(photo-register)을 이용한 도금공정으로 제작하였으나 정밀하고 고종횡비의 핀 제작에 한계가 있다.
PEC의 차별화된 Ceramic mold는 정밀한 이방성 에칭이 가능한 소재로 기존 PR의 단점을 보완하고 정밀한 핀 제작이 가능하다. 이러한 소재를 이용한 정밀 금속 부품의 제작 기술과 성능을 통해 차세대 반도체 검사에 대응 가능한 핵심부품 제조 기술을 제안하고자 한다.

박승호 연구소장은 금속공학 엔지니어이자 포인트엔지니어링의 R&D 부분의 연구소장으로 약 21년 간의 조직을 이끈 경력을 보유하고 있습니다. 포인트엔지니어링에서 Ceramic mold의 특성 및 제조에 대한 지속적인 연구로 해당 material를 활용한 MEMS 공정을 개발한 주요 연구자이며, 해당 기술을 적용한 다양한 미세 부품을 개발하고 제조 공정을 수립하였습니다. 박승호 연구소장은 인하대학교 금속공학 분야의 학사, 석사, 박사 학위를 보유하고 있습니다.

“Schematic AI Extractor”
“식 AI 추출기”
Siang Hui Kiu
See Tien "Angie" Ng
Zhe Jin Lee
Yen Ming "Jason" Siaw
Abstract - Biography (English)

The presentation introduces Schematic AI Extractor and how it assists the reviewer in reviewing and mining the data from schematic file. A schematic file usually contains lots of interfaces such as audio, display, memory, and so on. For each interface, there are details such as vendor, part number, voltage, technology type, and so on to be extracted. The Schematic AI Extractor can reduce some of the manual labour from the reviewer. The Schematic AI Extractor provides automatic extraction along with AI to interpret the extracted data of the components. Next, the details will filter using a similarity checking character by character with a threshold value method and a master list that contains details of the components. Once everything is passed, will be exported to a custom Excel sheet used by the reviewer.

Angie See Tien Ng is an AI Principal Engineer from Intel, who is the pioneer for Cloud based Remote Debug (CBRD), and spearheaded AI Chat bot. She has been in Intel for 14 years and in the industry for 26 years. Her career includes AI, R&D electronics design, RF designer, FPGA IC characterization, Electrical Validation, Functional Safety etc. Angie is always passionate in innovation and is honoured with Distinguished Invention Award by Intel. She graduated from Campbell University with BEng in Microelectronics/Physics in 1997, obtained her Master in Engineering from Multimedia University in 2014 and completed her PHD doctorate from University Science Malaysia in 2021 in area of designing Cloud-based virtual learning & testing for industry.

Yen Ming Siaw is a Cloud Application Engineer from Intel who is leading the Intel Penang Site Developer Cloud and involved in various AI initiatives including the AI Virtual Chat Bot. He has been in Intel for 8 years and in the industry for 10 years. (Motorola, Intel). His career includes Technical Support, Design & Electrical Validation, Firmware Validation and Software Development. He graduated from University of Bradford UK with BEng in Electrical and Electronics Engineering in 2013.

초록 - 전기 (Korean)

해당 발표에서는 도식 AI 추출기 및 해당 기술이 어떻게 검토자가 회로도 파일의 데이터를 검토하고 마이닝하는데 도움을 주는지 소개합니다. 회로도 파일은 일반적으로 오디오, 디스플레이, 메모리 등 다양한 interface를 포함하며, 각 interface마다 공급업체, 부품 번호, 전압, 기술 유형 등 추출한 세부 정보가 존재합니다. 도식 AI 추출기는 AI와 함께 각 요소에 대한 정보를 자동으로 추출하며 추출된 구성요소에 대한 해석을 제공하여 검토자의 수작업을 줄일 수 있습니다. 다음으로, 세부 정보는 threshold value method 및 구성요소에 대한 세부 정보가 포함된 master list를 기반으로 문자 별 유사성 검사를 사용하여 필터링 됩니다. 모든 것이 통과되면, 검토자가 사용하는 사용자 정의 Excel sheet로 정보가 내보내집니다.

Angie See Tien Ng 는 Intel의 AI 수석 엔지니어로 클라우드 기반 원격 Debug(CBRD) 및 AI챗봇 개발을 주도하였습니다. Dr.Angie는 Intel 내 14년의 경력을 포함하여 해당 industry에서 총 26년의 경력을 가지고 있으며, AI, R&D electronics 및 RF 설계, FPGA IC characterization, Electrical Validation, Functional Safety 분야에서 경력을 포함합니다. Dr.Angie는 혁신에 열정적인 Engineer로 Intel에서 Distinguished Invention Award를 수상한 이력이 있습니다.
Angie는 1997년 Campbell University내 마이크로전자공학/물리학 학사 학위, 2014년 Multimedia University 내 공학 석사 학위, 2021년 University Science Malaysia에서 클라우드 기반 virtual learning & testing 설계 분야에서 박사 학위를 취득하였습니다.

Siaw Yen Ming 는 Intel의 Cloud Application 엔지니어로 Intel Penang site Developer Cloud를 주도하였으며, AI 가상 챗봇 개발을 비롯한 다양한 AI initiative에 참여하고 있습니다. Intel 내 8년의 경력을 포함하여 해당 industry에서 총 10년(Motorola, intel)을 가지고 있으며, 기술지원, 설계 및 Electrical Validation, Firmware Validation, 및 Software 개발 분야에서의 경력을 포함합니다.
Siaw는 2013년 University of Bradford UK 내 전기전자공학 분야 학사 학위를 취득하였습니다.


Lucky Draw

Door prizes for randomly selected attendees
(Must be present to win / void where prohibited)


TestConX EXPO Closes / Event Adjourns

For any questions about the event or sponsorship contact us at [javascript protected email address].

Program subject to change without notice